FAST SAMPLE AND HOLD

When the strobe pulse s —Strobe pulse will turn on JFET Q1 which allows the signal to be sampled to charge capacitor C1. When the strobe pulse returns to 0 V, JFET Q1 is turned off and capacitor C1 holds the voltage value of the sampled signal plus the offset voltage of MOSFET Q 2. The JFET used could be anyone of Linear Integrated Systems switch JFETs. Ideally the lower the drain -to-source voltage the better to reduce the offset voltage of the JFET. The output signal decays at a rate of 1 mV/s.

From logic input of 531 op-amp IC2 turns on JFET Q1 to complete feedback loop to IC1, Q1, and Q2. Capacitor C1 charges to voltage equal to that of input signal plus gate-to-source offset voltage of Q2. At end of strobe time, feedback loop is broken and C1 holds voltage until time of next strobe pulse. Decay in output voltage between samplings is 1 mV/s.—"Signetics Analog Data Manual," Signetics, Sunnyvale, CA, 1977, p 643-644.